NEURON ARCHITECTURE

Publication number: JP2064788
Publication date: 1990-03-05

Inventor:

TSUZUKI HIROYUKI; ENDO SHUICHI; KAWASAKI TAKASHI; MATSUDA TOSHIHARU; ASAKAWA KAZUO; KATO HIDEKI; YOSHIZAWA HIDEKI; ICHIKI HIROMOTO; IWAMOTO HIROSHI; TSUCHIYA

CHIKARA; ISHIKAWA KATSUYA; SUGIURA

YOSHIHIDE

Applicant:

FUJITSU LTD

Classification:

- international:

G06G7/60; G06F15/18; G06N1/00; G06N3/04;

G06G7/00; G06F15/18; G06N1/00; G06N3/00; (IPC1-7):

G06F15/18; G06G7/60


- European:

Application number: JP19880215103 19880831 Priority number(s): JP19880215103 19880831

Report a data error here

Abstract of JP2064788

PURPOSE: To attain information processing at a high speed by providing a second neuron model which is connected to a common bus and inputs the output signal of plural first neuron models with time-sharing. CONSTITUTION: An input means 2 inputs an analog voltage to be outputted from the plural neuron models with being time-shared and multiplexed. A multiplying means 3 executes positive and negative switching by using the encoding bit of digital weighting data, which are inputted from an external part, for a timesharing and multiplexing analog input signal. Further, the route of a current with weighting to be converted from the respective voltage values of the time-sharing and multiplexing analog signal is selected by the numerical value bit of the digital weighting data. Then, a product between the respective voltages of the time-sharing and multiplexing analog signals and the digital weighting data is generated. An adder means 4 executes integration operation and a non-linear function generating means 6 forms a non-linear output function by the output of a sample - hold means 5. An output means 7 outputs an analog output voltage, which is outputted to the neuron model in a rear step, with the time-sharing.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP)

① 特許出願公開

平2-64788 ⑩ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成2年(1990)3月5日

G 06 G 7/60 // G 06 F 15/18

7208-5B 6745-5B

審査請求 未請求 請求項の数 17 (全18頁)

60発明の名称 ニユーロンアーキテクチヤ

> 20特 顧 昭63-215103

頤 昭63(1988) 8月31日 22出

裕之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 個発 明 者 都 築

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

70発明 者 秀 潦 藤

⑫発 明 者 111 費 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 ⑫発 明 者 松 m 俊

富士通株式会社 神奈川県川崎市中原区上小田中1015番地 勿出 顋 人

個代 理 人 弁理士 大菅 義之 外1名

最終頁に続く

1、発明の名称

ニューロンアーキテクチャ

- 2. 特許請求の範囲。
- 1) それぞれの出力信号を順次時分割的に発生 する複数の第1のニューロンモデルと、

該複数の第1のニューロンモデルに接続され前 記複数の第1のニューロンモデルの出力を順次時 分割に転送する共通バスと、

前配共通バスに接続され前記複数の第1のニュ ーロンモデルの出力信号を時分割的に入力する第 2のニューロンモデルとからなることを特徴とす るニューロンアーキテクチャ。

2)、複数のニューロンモデルから送られてくる アナログ信号を時分割的に入力する各アナログ入 力信号に、対応する重みデータを掛けて得られた 各信号の和を時分割的に出力することを特徴とす るニューロンモデル。

- 3) 請求項2記載の前記ニューロンモデルを複 数個接続することにより構成したことを特徴とす るアナログ並列計算機。
- 4) 前記アナログ入力信号はこれらが送出され た各ニューロンモデルに対応する振幅値を有する とともに次段のニューロンモデルを興奮させるか 抑制させる制御を行うために正負の値を有するこ とを特徴とする請求項2記載のニューロンアーキ テクチャ。
- 5) 複数のニューロンモデルを相互に接続する. ことにより形成されるニューラルネットの各ニュ ーロンモデルにおいて、

入力手段(2)は、オフセットコントロール信 号が与えられると、オフセットキャンセル部を介 してパッファに強制的に 0 電圧が入力され、次段 に接続される各部のオペアンプの出力にオフセッ トな圧を発生させる手段を有することを特徴とす るニューロンアーキテクチャ。

6) 複数のニューロンモデルを相互に接続する ことにより形成されるニューラルネットの各ニュ ロンモデルにおいて、

入力信号を零にした時に各回路上に生じる回路 のオフセット電圧を検出し、前記オフセット電圧 の入力換算値をフィードバックすることにより、 演算時に、時分割多重化アナログ入力電圧に作用 して回路上の前記オフセット電圧をキャンセルす るオフセットキャンセル手段 (8) を有すること を特徴とするニューロンアーキテクチャ。

7) 複数のニューロンモデルを相互に接続する ことにより形成されるニューラルネットの各ニュ ーロンモデルにおいて、

前段の複数のニューロンモデルから時分割多重 化されて出力されるアナログ電圧を入力する入力 手段 (2) と、

前記時分割多重化アナログ入力信号を外部より 入力されるデジタル重みデータの符号ピットを用いて正負の切り換えを実行し、さらに前記時分割 多重化アナログ信号の各電圧値から変換された重 み付きの電流の経路を前記デジタル重みデータの 数値ピットで選択することにより、前記時分割多 重化アナログ信号の各電圧と可変の前記デジタル 重みデータとの積を生成する掛算手段 (3) とを 有することを特徴とするニューロンアーキテクチ

8) 複数のニューロンモデルを相互に接続する ことにより形成されるニューラルネットの各ニュ ーロンモデルにおいて、

前段の複数のニューロンモデルから時分割多重 化されて出力されるアナログ電圧を入力する入力 手段 (2) と、

前記時分割多重化アナログ信号の各電圧と前記 デジタル重みデータとの各積を時分割的にキャパ シタを介して加えることにより積分動作を実行す る加算手段(4)とを有することを特徴とするニューロンアーキテクチャ。

9) 複数のニューロンモデルを相互に接続することにより形成されるニューラルネットの各ニューロンモデルにおいて、

前段の複数のニューロンモデルから時分割多重 化されて出力されるアナログ電圧を入力する入力

手段 (2) と、

前配アナログ入力信号に積和処理を施したあと 非線形関数手段を通すか否かの制御を行う手段と を有することを特徴とするニューロンアーキテク チャ。

- 10) 前記非線形関数手段は複数の増幅手段がカスケードに接続されてなり、該増幅手段のうち所定数のものを選定することにより所望の非線形関数を得ることを特徴とする請求項9記載のニューロンアーキテクチャ。
- 11) 複数のニューロンモデルを相互に接続することにより形成されるニューラルネットの各ニューロンモデルにおいて、

前段の複数のニューロンモデルから時分割多重 化されて出力されるアナログ電圧を入力する入力 手段 (2) と、

前記時分割多重化アナログ入力信号を外部より 人力されるデジタル重みデータの符号ピットを用いて正負の切り換えを実行し、さらに前記時分割 多重化アナログ信号の各電圧値から変換された重 み付きの電流の経路を前記デジタル重みデータの 数値ピットで選択することにより、前記時分割多 重化アナログ信号の各電圧と可変の前記デジタル 重みデータとの積を生成する掛算手段(3)と、

前記時分割多重化アナログ信号の各電圧と前記 デジタル重みデータとの各積を時分割的にコンデ ンサを介して加えることにより積分動作を実行す る加算手段(4)と、

前記加算手段 (4) の出力をサンプル/ホールドするサンプル/ホールド手段 (5) と、

区分線形近似により構成される非線形出力関数 を形成する非線形関数生成手段 (6) と、

後段のニューロンモデルに出力するアナログ出 力電圧を時分割的に出力する出力手段 (7) と、

入力信号を零にした時に各回路上に生じる回路 のオフセット電圧を検出し、前記オフセット電圧 の入力換算値をフィードバックすることにより、 演算時に、時分割多重化アナログ入力電圧に作用 して回路上の前記オフセット電圧をキャンセルす るオフセットキャンセル手段(8)とを有するこ とを特徴とするニューロンアーキテクチャ。

- 12) 前記入力手段(2)は、オフセットコントロール信号が与えられると、オフセットキャンセル部を介してバッファに強制的に0電圧が入力され、次段に接続される各部のオペアンプの出力にオフセット電圧を発生させる手段を有することを特徴とする請求項11記載のニューロンアーキテクチャ。
- 13) 前記掛算手段 (3) は、前記入力手段 (2) から出力された時分割を多重化アナログ信号の各アナログ信号パルス電圧をデジタル重みだーののでは電圧に切り換える正負を限ー2 R 方式の抵抗で負責手段から出力された電子を設した、前記に重かることを特徴とする請求項11記載のニューロンプを選択することを特徴とする前に、前記のニューロンア

ーキテクチャ。

- 14) 前記加算手段(4)は、アナログ積分器を基本とし、第1のサンプルホールド信号が入力されたときのみ帰還キャパシタにおいて前記掛算手段(3)からのアナログ信号を加算し、前記オフセットコントロール信号が入力されたとき、入力信号電圧の等に対する前記各手段に生じたオフセット電圧を前記帰還キャパシタの極性を反転する記分により、キャンセルすることを特徴とする請求項11記載のニューロンアーキテクチャ。
- 15) 前記サンプルホールド手段(5)は、第2のサンプルホールド信号が入力されたとき、前記加算手段(4)からの出力電圧からバッファの入力電圧を容にしたときに最終出力点に生成されたオフセット電圧を減じた電圧をホールドし、前記サンプルホールド信号の反転により前記電圧を前記パッファに入力することにより、等価的に、前記オフセット電圧をキャンセルすることを特徴とする請求項11記載のニューロンアーキテクチャ。
 - 16) 前記非線形関数生成手段(6)は、複数の

電流切換型回路の出力点を共通に接続することにより生成されるシグモイド関数であって、この関数を通過させるかどうかを選択することを特徴とするニューロンアーキテクチャ。

17) 前記出力手段 (7) は、出力制御入力信号が入力されたとき、バッファの出力を外部に伝達し、前記出力制御入力信号の論理にかかわらず、前記バッファ動作が実行でき、しかも前記バッファのオフセット最終出力電圧が前記サンプル/ホールド手段 (5) に帰還され、さらに、出力制御出力信号は前記出力制御入力信号を一定時間だけ遅延して生成されることを特徴とする請求項11記載のニューロンアーキテクチャ。

3. 発明の詳細な説明

(概 要)

ニューロン間の重みが可変でき、時分割アナロ グ入出力処理を可能とするアナログニューロチッ プアーキテクチャの構成に関し、

オフセットキャンセル機能を有するアナログニ

ューロン回路上で時分割アナログ入出力処理を行うことにより、ユニット間の相互配線数を減少させ、さらに可変の重みを設定できるアナログニューロチップアーキテクチャを提供することを目的とし、

(産業上の利用分野)

本発明はアレイ状に相互配線されたニューロンで構成されるニューラルネットのハードウェア化に保り、更に詳しくはニューロン間の重みが可変でき、時分割アナログ入出力処理を可能とするニューロンアーキテクチャに関する。

(発明が解決しようとする課題)

ま現する場合、ニューラルネットを集積回路のの情報のの情報のの情報のの情報のの情報のの情報をといる場合、ニューラルスのの各処理高速を、大規模化、高情を、大規模化、高情を、大規模を、はユニットを表ができる。ニューラなりでは、大規模を、は、ないの接続ができる。ニューラなりでは、ないの接続ができる。ニューラないのでは、大規模を、は、ないのでは、大力を持って、では、ないのでは、大力を持って、では、大力を持って、では、大力を持って、ないのでは、大力を持って、ないのでは、大力を持って、ないのでは、大力を持って、ないのでは、大力を持って、必要とのは、大力を持って、というでは、大力を持って、必要というでは、大力を持って、必要には、大力を持って、必要には、大力を持って、必要には、大力を持って、必要には、大力を持って、必要には、大力を持って、必要には、大力を持って、必要には、ないのような、力が生きない。

また、ユニット内の各処理部の構成においても ニューロンモデルを基本的なアナログ演算である オペアンプを使用して構成した場合、そのオペア ンプのオフセット電圧すなわち、入力電圧が 0 で ある場合でも出力電圧がわずかな値 Δ v だけ出る ニューラルネットで構成されるニューロコシピ ュータはパターン認識知識処理、機械制御、信号 処理などに利用され得ると考えられている。

(従来の技術)

現在ニューラルネットの実行には、パソコン等を用いてソフトウェアのシミュレーションで実現している。

という現象があり、そのために、大規模でしかいう現象があり、そのために、大規模でしたいいおうけるなニューラルネットが構成できなットににする。 さらに、ニューラルを可変に抗するの重性を受けるのでは、このでは、このでは、は、は、ないのでは、このでは、は、ないのでは、は、ないのでは、は、ないのでは、は、ないという問題点が生じていた。

本発明はオフセットキャンセル機能を有するアナログニューロン回路上で時分割アナログ入出力処理を行うことにより、ユニット間の相互配線数を減少させ、さらに可変の重みを設定できることを目的とする。

(課題を解決するための手段)

第1図は、本発明のブロック図であり、複数の

ニューロンモデルを相互に接続することにより形 成されるニューラルネットの各ニューロンモデル の構成を示す。入力手段2は、前段の複数のニュ - ロンモデルから時分割多重化されて出力される アナログ電圧を入力する。掛算手段3は、前記時 分割多重化アナログ入力信号を外部より入力され るデジタル重みデータの符号ピットを用いて正負 の切り換えを実行し、さらに前記時分割多重化ア ナログ信号の各電圧値から変換された重み付きの 電流の経路を前記デジタル重みデータの数値ピッ トで選択することにより、前記時分割多重化アナ ログ信号の各電圧と可変の前記デジタル重みデー タとの積を生成する。加算手段4は、前記時分割 多重化アナログ信号の各電圧と前記デジタル重み データとの各積を時分割的にコンデンサを介して 加えることにより積分動作を実行する。サンプル /ホールド手段5は、前記加算手段4の出力をサ ンプルノホールドする。非線形関数生成手段6は、 区分線形近似により構成される非線形出力関数を 形成する。出力手段7は、後段のニューロンモデ

ルに出力するアナログ出力電圧を時分割的に適当な時間に出力するものである。オフセットキャンセル手段 8 は、入力信号を零にした時に各前記ま ひといく 1 位圧を検出し、前記オフセット電圧の入力換算値をフィードバックすることにより演算時に、時分割多重化アナログ入力電圧に作用して回路上の前記オフセット電圧をキャンセルする。

(作 用)

本発明のニューラルネットでは、前段のニューロンからの出力を時分割多重化することにより、ユニット間のリンクの空間的な広がりを時間軸でのパルス数に写像し、さらにアナログ信号とデジタル重みデータとの積をD/A変換器を用いて構成し、しかも、オフセットキャンセル回路を付加することにより重みの設定化、大規模化、高精度化を実現している。

(実 施 例)

次に本発明の実施例を図面を参照して説明する。 第2図は、本発明に用いられるニューロンモデ ルのプロック図である。ニューロンモデルはニュ ーラルネットの各ノードにあたる処理要素であり、 ユニットと呼ばれている。神経回路網、すなわち ニューラルネットの場合には、ユニットと伝達線 とを合わせてニューロン、すなわちユニットと呼 び、伝達線とユニットとの結合点をシナプス結合 と呼ぶこともある。それぞれの結合には重みと呼 ばれる量が付加されている。この重みはユニット 間の相互作用の強さを表すパラメータであって通 常Wiゎでユニットトからユニットトへの結合とそ の結合の重みの両方をさす。ネットワークの学習 は通常この重みを変化させることで実現される。 ニューラルネットの全ユニットの内部状態をネッ トワークの状態というが、各ユニットでは×iが 内部活性化レベルと呼ばれる内部状態になってい

各ユニットiは前段のユニットからの重み付入

力を受けて、その総和を計算し、その値に適当な 非線形関数「をほどこしたものを出力とする。す なわち、ニューロンモデルは第2図に示すように 他のニューロンモデル、すなわち他のユニットか らの出力y、に対して

$$x_{i} = \sum_{h} y_{h} \cdot W_{ih} + \theta \cdot \cdot \cdot \cdot \cdot \cdot (1)$$

$$y_i = f(x_i) \cdot \cdot \cdot \cdot \cdot (2)$$

の処理を行って出力するものである。

ニューラルネットは、このようなユニットをネットワーク上に接続したものである。

各ユニットが入力の総和から次の新しい状態、 すなわち出力を決める場合、シグモイド関数に従 うようにしている。このシグモイド関数は、入力 の総和 x 。が求まると

$$y_{i} = \frac{1}{1 + \exp(-x_{i})} \cdot \cdot \cdot \cdot \cdot (3)$$

として出力す。を求めるものである。このシグモ

イド関数は第14図に示すように一般に入力が大きいほど状態が1近づき、しかもこのグラフの形はθによって変化する。

ニューラルネットにおける学習の方式は種々あり、例えば誤り訂正型の方法が使われる。この方式は、ネットワークにある結合の重みのパターンをその時点で与え、もし、そのパターンが間違っていた場合にはその結合の重みを修正するという 類り返しによって最終的に正しいパターンを求めるというものである。

すなわち、時刻下におけるパターンが入力を入力をいた。それに対する最終のの出力層には、それに対する最終でなければ、ように重むべき解でなるといいでは、ように重みWinを変えると習処理が行われる。このような、学習と出力のようなではなっトワークが正解と同じ結果を出力がした。は、結合には、結合になっトの結合を例えばしたけ増加になるようなカークの出力が1になるような方のへ

修正していくことになる。従って、学習処理においては、重みWinが任意に可変にできることが極めて重要になる。ネットワークを動作させ、得られた出力と正解とを比較し、その誤差が小さくなるは、自回路上のユニット間の結合に対して各ユニットが他のユニットにすべて結合されたハードトに完全グラフのニューラルネットでは、ユニーラルネットを が成することが非常に難しくなる。

そのため、ユニット間の接続を減少させ、配線上では1本の配線でユニット間を接続し、前段のユニットへは電圧値の異なるパルスを時分割で伝送し、その電圧の振幅値を重みに対応して伝送するようにすれば完全グラフではない構造で集積回路が構成でき、大量のユニットを等価的に接続することが可能となる。本発明はこのようにユニット間の伝送においてある。 電圧に対する時分割処理を行うものである。

この時分割処理を図面を参照して説明する。

第3図は完全グラフによるニューラルネットの 概念図である。同図においてU1、U2、U3は 前段のユニット、U4、U5は後段のユニットで、 y、~y。は各ユニットの出力信号である。前段 の各ユニットU1、 U2、 U3 はそれぞれ後段の ユニットU4,U5に共に接続され、例えばU1 はU4、U5に出力線ットによって接続されてい る。すなわち、前段の各ユニットは後段のユニッ トにすべて接続されている。学習時には例えばダー ~y。の結合における重みとして適当なパターン を与え、ネットワークから出力された出力値が目 的の解でなければ、この重みパターンをその差が 小さくなるように変えていく。このような場合、 前段から後段へのパルスの伝送を同時に行うこと ができるが、集積回路上では配線が非常に複雑に なる。

第4図は本発明のニューラルネットの構成の概念図である。同図においてU1. U2. U3は前段のユニットであり、U4, U5は後段のユニッ

トである。前段の各ユニットから出力されるはほの名ユニットから出力されるAに後続されて、Aに後続されている。同様に後続されている。同様に接続されている。従って前段のユニットから後にのれった。従って前段のユニットで接続されるのみによって接続されての後には極めて小さくなり、集積していたのに送時においては正が時分割で伝送時においれる。だけれる。

第 5 図は本発明のニューラルネットにおける伝送波形の概念図である。同図において、上は第 4 図のニューラルネットにおけるバス A 上の信号を示し、下の図は後段の出力線であるバス B 上での電圧波形である。前段のユニット U 1 から出力に振幅 y , の電圧値となっている。 U 2 からははている。 y , は U 3 からでる出力電圧で、正の値を

第6図は本発明の入力部のプロック図である。 入力信号は前段の複数のユニットから出力された 時分割アナログ入力である。この入力パルス電圧 は、入力インピーダンスが無限大で、出力インピ ーダンスが0である1倍のアンプすなわち、バッ ファ9で整形され、出力されるが、本発明では、 この入力部にオフセットキャンセル機能がある。

の出力には、アナログ信号とデジタル重みデータ との積が生成され、パッファ 1 4 から出力される。 この掛算部の機能により本発明ではニューロン間 の重みが可変にでき、ニューラルネットの特性を 動的に変化させることができ、外部制御によりネ ットワークの学習が可能となる。

オフセットキャンセル制御部10からオフセットコントロール信号が与えられると、オフセットキャンセル部11を介してバッファ9に強制的に0電圧が入力され、次段に接続される各部のオペアンプの出力にオフセット電圧を発生させ、後述する機能によりオフセットをキャンセルするようにしている。

によって特度が低下することを防いでいる。

第9図は本発明のサンプル/ホールド部のプロック図である。第8図の積分器の出力が第9図のサンプル/ホールド部に入力され、コンデンサにその値がホールドされるが、ここでも、オフセットキャンセル機能を持たせている。すなわちオフセットキャンセル制御部20からの制御に従って、

大段の回路に発生するオペアンプのオフセットでは
圧をオフセットキャンセル部19にフィードバックし、そのオフセットで圧をキャンセルするようにしている。

第10図は本発明のシグモイド関数発生回路のブロック図である。第9図のサンブル/ホールドされたアナログ信号とデジタル重みデータとの積の和がシグモイド関数回路21に入力される。本発明ではこのシグモイド関数をアナログ回路による区分線形近にはより、正確に構成し、しかも非線形回路選択制御は22の制御に従ってシグモイド関数を通すかどうかの有無を決定している。本発明ではアナログ

回路の区分線形近似により非常にシグモイド関数 に近い量子化器が高精度、高性能な回路として実 現されている。

第12図は、本発明のニューラルネットのユニットの詳細図である。本発明のユニットでは入力 部2、掛算部3、加算部4、サンブル/ホールド 部5、非線形関数部6、及び出力部7から構成さ れている。

入力部2はオフセットキャンセル部11と、1 倍のバッファ 9 から構成されている。 1 倍のバッ ファ9はオペアンプの出力を一端子にフィードバ ックし、+ 端子に入力電圧を入力することによっ て構成される。データ入力はアナログの時分割さ れたパルス信号である。OCはオフセットコント ロール信号であり、これが1のときアナログスイ ッチ26がオンし、1倍のバッファ9には、0電 圧が強制的に設定される。一方、オフセットコン トロール信号OCが、0のときアナログスイッチ 26はオフされ、アナログスイッチの他方25が オンし、データ入力が1倍のバッファ9に入力さ れる。すなわち、オフセットコントロール信号O Cが1である場合には、ニューロンモデルのユニ ットには 0 ボルトが強制的に入力されて次段の回 路のオペアンプの出力に生じるオフセット電圧に 対するオフセットのキャンセルの動作を行うよう にしている。

正負切換回路12は2つの倍数器をカスケード

結合して構成されている。倍数器では入力抵抗 (10 K Q) とフィードバック抵抗 (10 K Q) によ って10/10、すなわち1倍の電圧の反転したもの が形成され、それを1段だけを通すか、2段を通 すかによってアナログ電圧の符号を決定している。 その制御電圧はデジタル重みデータの符号ピット (SIGN) であり、このSIGNピットはMO Sスイッチ30のゲートに接続されている。符号 ピットが1である場合に入力部からの入力電圧は 第1段目の倍数器で反転され、さらにスイッチ2 7 もオンしているので後段の倍数器も通り、結果 として正相となる。また符号ピットが0である場 合には、反転回路28を介して、スイッチ29が オンとなる。この時スイッチ27と30はオフし ているため、入力部からの入力電圧はスイッチ2 9を介して後段のオペアンプ31の-端子に入力 される。従って、前段の抵抗32と後段のオペア ンプのフィードバックの抵抗33とによって倍数 器が形成され、1倍された形で反転される。すな わち、符号ピットの正負によって入力部の入力が、 正または負の電圧として形成され、これが、興奮性と抑制性のシナップス結合に従った電圧となる。 正負切換回路 1 2 からの出力は掛算部 3 の中にある D / A コンバータ 1 3 の R - 2 R 抵抗回路網の 3 4 の点に入力される。

番右の横方向のRには電流!が流れる。右から3 番目の2Rには電流!が流れる。右かかか り、これを2Rで割るから2iの電流が流れる。 以下同様で左に行くに従って4i、8iとなっき でかった電流をする。この2のか流れる。 このなった電流をする。この2のかから上SBであるがでいかを決めているのが対応する。 でが対応である。 でが対応するる。 でが対応である。 でが対応である。 でが対応である。 でが対応である。 でが対応である。 でが対応である。 が2のの形でしてある。 が2のの形でしてある。 が2の形でしてがないが対応する。 が2の形でで仮想接地に、よれで、この電流がて、 は、カ電にとすれば、

$$V_{out} = -\frac{E}{2^{n}} \times (D_{o} + 2 \times D_{1} + 2^{2} \times D_{2} + \cdots + 2^{n-1} \times D_{n-1})$$

となる。ここで、 D。 は L S B で、 D a - 1 が M S B であるとする。すなわち、掛算部 3 ′の出力は 入力電圧に重みを掛けた値になっている。 その重 み係数は M S B から L S B に入力されるデジタル 値で制御されることになる。

0にされる。この場合、正負切換回路12及び掛 算部のD/Aコンバータ13を介してもしオフセ ットがなければ、D/Aコンパータの出力はOポ ルトとなる。しかし、オペアンプがあるためにオ フセット電圧が生じ、そのオフセット電圧が加算 部のCvに蓄えられる。オフセットコントロール 信号OCが0のときには、データインプットに入 力電圧が与えられ、それに対応する掛算部の出力 がRtを介してCrに入力される。この場合、前 のオフセットコントロール信号が1である場合と 違ってC・の+-の極性は逆である。そのため、 入力信号が入力された時に生じるオフセット電圧 はOCを1にすることにより、Crの極性が変わ り、結果として、オフセットがキャンセルされる ことになる。本発明では、このように、キャパシ タ C ・ の極性の反転を用いて等価的にオフセット キャンセル機能を有するように構成されている。 なお、スイッチ47はリセット信号によって制御 され、リセット信号が与えられた場合に、加算部 の出力を強制的に0にリセットするものである。

次に加箕部 4 を説明する。加箕部 4 は R 、 3 8 と帰還キャパシタCrによる積分器である。加算 郎4の入力郎には時分割加算制御部15があり、 サンプル/ホールド信号S/H信号がlのとき掛 算部3の出力電圧がオペアンプの仮想接地点39 に入力され、S/H信号が0のとき反転回路40 によりスイッチ41がオンとなって掛箕部の出力 がRr を介してグランドに接続されるので加箕部 4の帰還キャパシタ Cャ には加算されないことに なる。今、S/H信号が1のとき、掛算部3の出 力電圧はR、を介してオペアンプ39の一端子に 入力し、入力電圧をRェで割った電流が仮想接地 を介して帰還キャパシタCィの方に入力される。 キャパシク C ・を含む積分回路の帰還回路 4 2 に は4つのスイッチを用いてオフセットキャンセル 機能が付加されている。今オフセットコントロー ル信号OCが1になったとすると、スイッチ43 と44がオンで、45と46がオフとなる。オフ セットコントロールOCは入力部2にも入力され、 これがしてある場合にはデータ入力は強制的には

加算部4の出力はサンプルノホールド回路5の 人力となる。サンプルノホールド部5では、サン プルノホールド制御信号S/Hour が1である場 合に、スイッチ48を介して加算部4の出力がコ ンデンサC、に書えられる。S/Hour 信号が1 である場合には、反転回路54′によってスイッ チ50の制御信号は0となり、コンデンサC。の 一方の端子はグランドに接地されず、スイッチ5 1がオンになることによりユニットの最終出力デ - 夕の信号がそのスイッチ51を介して入力され る。すなわち、その時の最終出力信号がフィード パックされてコンデンサC。の下側に与えられる。 従って、C。のコンデンサには、加算器の出力か ら最終出力データの値を引いた電圧が保持される。 一方S/Hour 制御信号が0のときには、スイッ チ49と50がオンし、コンデンサC,の下側は グランドとなり、結果としてC、に諮えられた電 圧、すなわち加算郎の出力から最終出力値を引い た電圧値がスイッチ49を介して1倍のオペアン プの+側に入力される。そしてバッファ53を介

してシグモイド関数の入力となる。また、S/H 制御信号が1のときスイッチ48がオンし、C。 には加算器の出力値と最終出力値との差の電圧が 茜えられているときには、スイッチ52がオンし ている。そのためバッファ53には0ポルトが強 制的に入力される。この時にシグモイド関数及び オペアンプを介してデータアウトにはオフセット 電圧が生成される。これがスイッチ51を介して C, の下側に入力される。従ってS/Hour 制御 信号が0の時点、すなわちスイッチ49がオンで スイッチ52がオフである場合には、C。に蓄え られた電圧、すなわち(加算部の出力-オフセッ ト電圧) がパッファ53とシグモイド関数を介し て最終出力になるが、オフセットコントロール信 号OCがlになると、この時に生成されるオフセ ット電圧もΔ∨であるから結果としてオフセット 電圧がキャンセルされることになる。

シグモイド関数を生成する非線形関数部は非線 形回路選択制御部22があり、SelSig信号 を1にするとスイッチ55がオンし、シグモイド 関数がオペアンプ56に入力される。しかし、SelSig信号が0の時には反転回路57を介してスイッチ58の制御信号が1となってそれがオンし、シグモイド関数の出力はカットされる。すなわちSelSig信号が0の時には、サンプンプンボールドの出力電圧がシグモイド関数を介ンプで直接オペアンプ56に入力される。オペアンプ56は本質的には出力を一端子に直接帰還する1倍のオペアンプでバッファの働きをする。すなわち出力インピーダンスを0にするバッファとなる。

出力部では時分割アナログ出力部24と出力部1のは時分割アナログ出力部24と出力部23が接続されている。CSょが1のときにはスイッチ59がオンで、スイッチ61もオックされて、1倍のオペアンプとして働く。それにしている。一方、CSょが0のともフィードバックされる。一方、CSょが0のとってイッチ60がオンになり、スイッチ61がオフになる。すなわちバッファ56の出力はデータアウト線には出力されないことになる。しかし、スイ

ッチ60がオンすることによって1倍のバッファ を形成するようにしているため問題なく実行される。出力制御郎23はCSinによって出力バルス 電圧を伝達するかどうかを決める回路である。こ のCSinをディレイ回路を介してCS。u、にしい 他のニューロンに対する出力アナログ信号の時間 タイミングを決定することになる。すなわち、本 発明では出力郎7からのアナログ信号は時分割で 伝送されるため、他のニューロンからのアナログ 信号と競合しない。

次に本発明のタイミング図を説明する。

第15図は本発明のユニットにおけるタイミング図である。D-SYNCとD-CLKは同期信号である。W-CLKはD/Aコンバータに入力

されるデジタル信号を与えるタイミングで、重み データの各ピットはW-CLKに同期している. 例えば、第15図において、-127 に対応するオ ール1のパターンが与えられ、その後100 に対応 する01100100のパルスが与えられている。S/H 信号は加算部の入力にある時分割加算制御部に与 えられる信号である。S/H信号が1のとき掛算 部の出力が積分器の帰還キャパシタ C r に入力さ れる。最初のS/H信号の立ち上がりでデータイ ンプットが入力されたときの掛算部の出力、すな わち入力されたパルス電圧の総和が加算器のC・ キャパシタに入力される。このとき D / Aコンパ ータに与えられるデジタル量は-127 であり、こ の-127 に対応するデータが波形70に示すよう に正の電圧として与えられている。これがキャパ シタC· に蓄えられる。そして、オフセットコン トロール信号OCが71において与えられると、 この時S/H信号も正であるので、入力部のオフ セットキャンセル部の制御により、入力は0ポル トとなり、この0ポルトに対応するオフセット電 圧が加算部のCrキャパシタに与えられる。この ときC、は極性を反転するため、その前のS/H 信号の立ち上がりによってセットされていた復圧 からオフセット分をキャンセルすることになる。 このように蓄えられた電圧がCrに保持され、次 にWICLKの各タイミングで異なるニューロン からの入力が重み100 に掛けられて加算部に入力 される。正負切換回路からの出力は正相で、D/ Aコンパータでは圧の重みが与えられるので、反 転され、図に示すようにマイナス方向に電圧が生 じる。この負の出力電圧はCrに蓄えられるが、 これが前のC。に蓄えられた電圧と加算される。 このように本発明では時分割的に入力と重みとの 積の和がC, に蓄えられる。そしてCSinが入力 された時点で、Crに貯えられた電圧がシグモイ ド関数を介して出力される。また、CS。。 は CSinのパルスが終わってからディレイ時間だけ たって出力され、他のユニットに伝送される。

第16図は本発明のブロック図の実施例図である。このブロック図は、第12図をまとめたもの

で、この図に示すように、デジタル重みデータは シリアル人力として入力され、チップはBi-C MOS回路によって構成される。そのため本発明 では、低消費電力にでき、また、高速、高帯域ア ンプにより高速、高精度の処理が可能となる。

(発明の効果)

以上説明したように本発明によれば、ユニット間の接続の重みが可変にでき、ユニット間の接続が完全グラフではない形であるため、複雑とならず、大規模なニューラルネットの実現が可能であり、さらにオフセットキャンセル機能により高速度が実現でき、各ユニットの同時処理により高速実行ができるため、きわめて実現性のあるニューラルネットが構築できるという効果がある。

4. 図面の簡単な説明

第1図は本発明のプロック図、

第2図は本発明に用いられているニューロンモデルのプロック図、

第3図は安全グラフによるニューラルネットの 概念図、

第4図は本発明のニューラルネットの構成の概念図、

第5図は本発明のニューラルネットにおける伝送波形の概念図、

第6図は本発明の入力部のブロック図、

第7図は本発明の掛算部のブロック図、

第8図は本発明の加算部のプロック図、

第9図は本発明のサンブル/ホールド部のブロック図、

第10図は本発明のシグモイド関数発生回路の プロック図、

第11図は本発明の出力部のプロック部、

第12図は本発明のニューラルネットのユニットの詳細図、

第13図は本発明の非線形関数部の等価回路、

第14図は本発明のシグモイド関数、

第15図は本発明のユニットにおけるタイミング図、

第16図は本発明のブロック図の実施例図であ

24 ・・・ 時分割アナログ出力部

る.

2 · · · 入力部

3 · · · 掛算部

4 · · · 加算部

5.18

・・・ サンプルノホールド部

6 · · · 非線形関数生成部

7 · · · 出力部

8.11.19

・・・ オフセットキャンセル部

特許出願人 富士通株式会社

10.17.20

・・・ オフセットキャンセル制御部

12 · · · 正負切換回路

13 · · · D/Aコンパータ


15 · · · 時分割加算制御部

16 · · · 積分器

21 ・・・ シグモイド関数回路


22 · · · 非線形回路選択制御部

23 · · · 出力制御部



本格明のプロック図


第 1 四




yh : hユニットからの出力

wih i hユニットと ユニットとの重み

xl : 内部活性化レベル f : 非線形開数 yi : lユニットの出力




第 2 図




U1~U5:ユニット y1~y5:入出力

安全グラフによるニューラルネットの概念図

第 3 図







本発明のニューラルネットにおける伝送波形の概念図


¥3 5 ⊠

本発明のニューラルネットの構成の概念図

第 4 図








本発明の加真部 のプロック図

第 8 図


本発明のサンプル/ホールド部のブロック図


第 9 図



本発明のシグモイド関数発生回路のプロック図 第 10 図


本接明の出力部のブロック図 第 II 図







本発明の非線形関数部の等価回路

第 13 図



本発明 のシグモ1ド関数 第 14 図





①発 明 者 浅 川 和 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 加 藤 英 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 市 來 宏 基 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 市 來 宏 基 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 岩 本 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 土 屋 主 税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 石 川 勝 敬 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 杉 浦 義 英 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	第1月	第1貝の続き								
四発 明 者 吉 沢 英 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 四発 明 者 市 來 宏 基 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 四発 明 者 岩 本 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 四発 明 者 土 屋 主 税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 四発 明 者 石 川 勝 哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 四発 明 者 杉 浦 義 英 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内	⑪発	明	者	浅	Щ	和	雄	,	富士通株式会社	
内 内 ②発 明 者 岩 本 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 岩 本 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 土 屋 主 税 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 石 川 勝 哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ②発 明 者 杉 浦 義 英 神奈川県川崎市中原区上小田中1015番地 富士通株式会社	@発	明	者	加	藤	英	樹		富士通株式会社	
内	⑩発	明	者	吉	沢	英	樹		富士通株式会社	
内	個発	明	者	市	來	宏	基		富士通株式会社	
内 ⑩発 明 者 石 川 勝 哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 ⑩発 明 者 杉 浦 義 英 神奈川県川崎市中原区上小田中1015番地 富士通株式会社	⑦発	明	者	岩	本		弘		富士通株式会社	
内 ②発明者杉浦 義英 神奈川県川崎市中原区上小田中1015番地 富士通株式会社	⑰発	明	者	土	屋	主	税		富士通株式会社	
	⑰発	明	者	石	Ш	勝	哉		富士通株式会社	
	@発	明	者	杉	浦	袭	英		富士通株式会社	